<acronym id="xonnx"></acronym>
      <td id="xonnx"></td>
    1. <pre id="xonnx"></pre>

      1. 專注電子技術學習與研究
        當前位置:單片機教程網 >> STM32 >> 瀏覽文章

        STM32中的幾個時鐘SysTick、FCLK、SYSCLK、HCLK

        作者:佚名   來源:本站原創   點擊數:  更新時間:2014年08月19日   【字體:

        用時鐘源來產生時鐘!

        在STM32中,有五個時鐘源,為HSI、HSE、LSI、LSE、PLL。①、HSI是高速內部時鐘,RC振蕩器,頻率為8MHz。
        ②、HSE是高速外部時鐘,可接石英/陶瓷諧振器,或者接
        外部時鐘源,頻率范圍為4MHz~16MHz。
        ③、LSI是低速內部時鐘,RC振蕩器,頻率為40kHz。
        ④、LSE是低速外部時鐘,接頻率為32.768kHz的石英晶體。
        ⑤、PLL為鎖相環倍頻輸出,其時鐘輸入源可選擇為HSI/2、
        HSE或者HSE/2。倍頻可選擇為2~16倍,但是其輸出頻率最
        大不得超過72MHz。

        其中40kHz的LSI(低速內部時鐘)供獨立看門狗IWDG使用,另外它還可以被選擇為實時時鐘RTC的時鐘源。另外,實時時鐘RTC的時鐘源還可以選 擇LSE(低速外部時鐘),或者是HSE(高速外部時鐘)的128分頻。RTC的時鐘源通過RTCSEL[1:0]來選擇。

        STM32中有一個全速功能的USB模塊,其串行接口引擎需要一個頻率為48MHz的時鐘源。該時鐘源只能從PLL輸出端獲取,可以選擇為1.5分頻或者 1分頻,也就是,當需要使用USB模塊時,PLL必須使能,并且時鐘頻率配置為48MHz或72MHz。(armjishu.com)

        另外,STM32還可以選擇一個時鐘信號輸出到MCO腳(PA8)上,可以選擇為PLL輸出的2分頻、HSI、HSE、或者系統時鐘。

        系統時鐘SYSCLK最大頻率為72MHz,它是供STM32中絕大部分部件工作的時鐘源。系統時鐘可由PLL、HSI或者HSE提供輸出,并且它通過AHB分頻器分頻后送給各模塊使用,AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時鐘送給5大模塊使用:①、送給AHB總線、內核、內存和DMA使用的HCLK時鐘。
        ②、分頻后送給STM32芯片的系統定時器時鐘(Systick=Sysclk/8=9Mhz)
        ③、直接送給Cortex的自由運行時鐘(free running clock)FCLK!
        ARMJISHU注:FCLK 為處理器的自由振蕩的處理器時鐘,用來采樣中斷和為調試模塊計時。在處理器休眠時,通過FCLK 保證可以采樣到中斷和跟蹤休眠事件。 Cortex-M3內核的“自由運行時鐘(free running clock)”FCLK。“自由”表現在它不來自系統時鐘HCLK,因此在系統時鐘停止時FCLK 也繼續運行。FCLK和HCLK 互相同步。FCLK 是一個自由振蕩的HCLK。FCLK 和HCLK 應該互相平衡,保證進入Cortex-M3 時的延遲相同!④、送給APB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻,其輸出一路供APB1外設使用(PCLK1,最大頻率36MHz),另一路送給定時器(Timer)2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻,時鐘輸出供定時器2、3、4使用。
        ⑤、送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻, 其輸出一路供APB2外設使用(PCLK2,最大頻率72MHz),另一路送給定時器(Timer)1倍頻器使用。該倍頻器可選擇1或者2倍頻,時鐘輸出 供定時器1使用。另外,APB2分頻器還有一路輸出供ADC分頻器使用,分頻后送給ADC模塊使用。ADC分頻器可選擇為2、4、6、8分頻。

        以上提到3種時鐘Fclk、Hclk和Pclk,簡單解釋如下:Fclk為供給CPU內核的時鐘信號,我們所說的cpu主頻為XXXXMHz,就是指的這個時鐘信號,相應的,1/Fclk即為cpu時鐘周期;Hclk為優秀的高性能總線(AHB bus peripherals)供給時鐘信號(AHB為advanced high-performance bus);HCLK :AHB總線時鐘,由系統時鐘SYSCLK 分頻得到,一般不分頻,等于系統時鐘,HCLK是高速外設時鐘,是給外部設備的,比如內存,flash。Pclk為優秀的高性能外設總線(APB bus peripherals)供給時鐘信號(其中APB為advanced peripherals bus)。

        在以上的時鐘輸出中,有很多是帶使能控制的,例如AHB總線時鐘、內核時鐘、各種APB1外設、APB2外設等等。當需要使用某模塊時,記得一定要先使能對應的時鐘。

        需要注意的是定時器的倍頻器,當APB的分頻為1時,它的倍頻值為1,否則它的倍頻值就為2。

        連接在APB1(低速外設)上的設備有:電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門狗、Timer2、Timer3、Timer4。

        注意:USB模塊雖然需要一個單獨的48MHz時鐘信號,但它應該不是供USB模塊工作的時鐘,而只是提供給串行接口引擎(SIE)使用的時鐘。USB模塊工作的時鐘應該是由APB1提供的。

        連接在APB2(高速外設)上的設備有:UART1、SPI1、Timer1、
        ADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。

        [caption id="attachment_2541" align="alignnone" width="516" caption="STM32的HCLK與FCLK關系圖"][/caption]

        下圖是STM32用戶手冊中的時鐘系統結構圖(位于《STM32F103CDE_DS_CH_V5.pdf》的第14頁,或者《STM32F10XXX參考手冊_CN.pdf》的第47頁),通過該圖可以從

        [caption id="attachment_2542" align="alignnone" width="847" caption="STM32的時鐘系統結構圖"]

        總體上掌握STM32的時鐘系統。

        關閉窗口
        欧美性色欧美精品视频,99热这里只有精品mp4,日韩高清亚洲日韩精品一区二区,2020国自产拍精品高潮