<acronym id="xonnx"></acronym>
      <td id="xonnx"></td>
    1. <pre id="xonnx"></pre>

      1. 專注電子技術學習與研究
        當前位置:單片機教程網 >> MCU設計實例 >> 瀏覽文章

        Verilog乘法運算結果為0問題的解決

        作者:kb129   來源:kb129   點擊數:  更新時間:2014年06月21日   【字體:

         原Verilog程序如下:

        wire [22:0] Total_Max;
        reg  [23:0] Mixed_Max;
        wire [23:0] overflow_elim;
         
         
         
        assign overflow_elim = mixed_audio[23:0] * Total_Max/Mixed_Max;
         
        仿真之后得出的結果overflow_elim 總是0。
         
         
         
        于是將overflow_elim 的位寬從24bit增加到48bit,即:
         
        wire [47:0] overflow_elim;
         
        然后就能出線正確的結果。
         
        這其中的思想應該和軟件是一致的,需要足夠的存儲空間來存儲mixed_audio[23:0] * Total_Max的計算結果。
         
        Total_Max是23bit的數,因此和mixed_audio相乘之后的最大值為48bit。然后在進行除法操作
        關閉窗口

        相關文章

        欧美性色欧美精品视频,99热这里只有精品mp4,日韩高清亚洲日韩精品一区二区,2020国自产拍精品高潮